ترجمه مقاله اعتبار نانو CMOS مدل فناوری پیش بینی شده در نرم افزار NanoHUB. org
رشته: فناوری / نانو
Validation of Nano-CMOS Predictive Technology Model Tool on NanoHUB. org
جهت دانلود رایگان مقاله انگلیسی اینجا را کلیک نمایید
مقدمه:
سیستم های الکترونیکی نسل بعدی نیاز به کسب راه حل های جدید نانو الکترونیکی همگام با قانون مور دارند. نانو CMOS (مکمل اکسید فلز-نیمه هادی ها) فن آوری است که در میان نویدبخش ترین فناوری نانو قرار می گیرد. اگر چه بیشتر فن آوری نانو الکترونیکی جدید هنوز در مراحل ابتدایی خود هستند، با این حال، آنها در حال حاضر پتانسیل سطح بی سابقه ای از ترکیب، محاسبات کم قدرت، پردازش سیگنال، ذخیره سازی اطلاعات و فرکانس عامل دارند که احتمالا بالاتر و مقرون به صرفه تر از راه حل های موجود می باشد [1، 2]. ماسفت پیشرفته (اکسید فلز-اثر میدان نیمه هادی ترانزیستور) سازه ها نشان می دهد، که برای پوسته پوسته شدن تکنولوژی CMOS در طول گیت کمتر از 10 نانومتر، فعال کردن پیشرفتهای مداوم در مدار مجتمع (IC) هزینه و عملکرد (به عنوان مثال، سرعت عامل بالاتر) حداقل به مدت 10 سال یا بیشتر خواهد بود. در طول سه دهه گذشته، با کاهش طول گیت ترانزیستور با هر نسل جدیدی از فن آوری تولیدی، بهبود مداوم در عملکرد مدار (سرعت) و هزینه هر تابع گزارش شده است [2]. با این حال، ادامه پوسته پوسته شدن ترانزیستور در آینده به سادگی گذشته نخواهد بود، چرا که مواد اساسی و محدودیت های فرآیند به سرعت در حال نزدیک شدن به هم می باشند.
چالش گسترش قانون مور فراتر از موانع فیزیکی و اقتصادی از فن آوری های نیمه هادی بوده و در حال حاضر خواستار راه حل جدید نانو الکترونیکی می باشد. فن آوری CMOS مبتنی بر سیلیکون می توان به نانومتر کوچک کمک کند. عملکرد بالا، مسطح، دستگاه بدنه نازک ساخته بر روی سیلیکون بر روی عایق بستر می باشد و به طول 15 گیت نانومتر [1، 2] نشان داده شده است. اثرات گرایش کریستال و زبری در تحرک حامل، کار گیت مهندسی تابع، عملکرد مدار، و حساسیت به تغییرات فرایند ناشی از عوامل مهم برای طراحی دستگاه ها در مقیاس نانو [3، 4] است. در این تحقیق، مدل های نانو CMOS مورد بررسی قرار گرفته و به تجزیه و تحلیل رفتار CMOS در مقیاس نانو می پردازد.
Next-generation electronic systems will need to adopt novel nano-electronic solutions to keep pace with Moore’s law. Nano-CMOS (complementary metal–oxide–semiconductor) technology is among the most promising of nanotechnologies. Although most new nano-electronic technologies are still in their infancy, however, they present the potential for unprecedented levels of integration, low-power computing, signal processing, information storage, and possibly higher operating frequency with cost-effective system solution [1,2]. Advanced MOSFET (metal–oxide–semiconductor field-effect transistor) structures show a promise for scaling CMOS technology to gate lengths below 10 nm to enable continued improvements in integrated circuit (IC) cost and performance (e. g. , higher operating speed) for at least 10 more years. Over the past three decades, by reducing the transistor gate lengths with each new generation of manufacturing technology, steady improvements in circuit performance (speed) and cost per function have been reported [2]. However, continued transistor scaling will not be as straightforward in the future as it has been in the past because the fundamental materials and process limits are rapidly being approached.
